PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-108171

(43) Date of publication of application: 26.05.1986

(51)Int.CI.

H01L 29/78

H01L 27/12

H01L 29/60

(21)Application number: 59-229015

(71)Applicant: TOSHIBA CORP

(22)Date of filing: 01.11.1984

(72)Inventor: IKEDA MITSUSHI


ICHIKAWA OSAMU HIGUCHI TOYOKI

DOJIRO MASAYUKI

(54) THIN FILM FIELD EFFECT TRANSISTOR

(57)Abstract:

PURPOSE: To make circuit constants definite and to obtain a thin film FET characterized by easy design of a picture element circuit and a driving circuit, by extending source and drain electrodes in parallel in reverse directions to each other, and arranging a gate electrode in perpendicular to said electrodes. CONSTITUTION: Mo with a thickness of 1,000Å is sputtered, and a gate 21 is formed. As a gate insulating film, SiO2 is deposited to 2,000Å by plasma CVD. Then a-Si and n+ type a-SiO2 are deposited to 3,000Å and 5,000Å, respectively. After an a-Si film 24 is etched, Mo is deposited to 502Å and AI is deposited to 1μ m by sputtering and evapaporation. Source and drain electrodes 22 and 23 are formed. With the electrodes 22 and 23 as masks, the n+ type a-Si is etched away. The source and drain electrodes are formed in parallel at the same width in the reverse directions to each other. The gate electrode is formed in perpendicular



to said electrode at a constant width. The allowances of the patterns in the gate and source directions are made to be about the values of aligning errors in respective directions. In this constitution, even if the pattern is deviated, the channel length and the overlapping of the source and drain are not changed, and the circuit constants become definite.

LEGAL STATUS

Date of request for examination

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61 - 108171

Mint Cl. 4

識別記号

广内整理番号

@公開 昭和61年(1986)5月26日

29/78 27/12 H DI L 29/60 8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

母発明の名称

薄膜電界効果トランジスク

创特 顧 昭59-229015

御出 昭59(1984)11月1日

母発 眀 者 B 光 志 川崎市奉区小向東芝町1 株式会社東芝総合研究所内 池 川崎市幸区小向東芝町1 09発 眀 者 市 Ш 悔 株式会社東芝総合研究所内 ②発 眀 者 ũ 县 川崎市幸区小向東芝町 1 株式会社東芝総合研究所内 694 明 者 堂 埉 邳 盡 儿崎市幸区小向東芝町 1 株式全社支芝総合研究所内 川崎市幸区堀川町72番地

株式会社東芝 றய 額 人 和代 理

人 弁理士 則 近 唐佑 外1名

1. 经明の名称

薄製電界効果トランジスタ

2. 特許錦水の範囲

(1)ソース電極とドレイン電影が互いに同一の艦 で且つ平行に記録されており、ゲート電極が前配 ソース電腦及び前記とレイン電極の長手方向に対 して垂直となる方向に配線されたことを終熱とす る選與電界効果トランジスタ。

(3)前記ソース電框と前記ドレイン電話は互いに 逆向きに延びる電優であるととを特徴とする特許 請求の顧照器 1. 項配数の確認 武界 新果 1. ランジス

(3)的記ソース覚症、前記ドレイン危便及び前記 ゲート電極を有する半導体はアモルファスシリコ ンであることを特徴とする特許請求の範囲第1項 記載の薄膜電路効果トランシスタ。

3. 発射の詳細を説明

〔発明の技術分野〕

本発明は被晶表示装置駆動用トランジスを等の

大面積差板上で用いられる海旋電界効果トランジ スタに関する。

(疑明の技術的背景とその問題点)

近年。トランジスタをマトリックスプレイだ標 成して駆動鉄匠とした薄型表示装置が注目されて いる。との表示方法では、蓝板上に智利容量とス イッチングトランジスタを採貸した画来回路をマ トリッタス状に構成し、トランジスクをスイッチ ングネチとして香穂容量に顕像情報を書稿してお き、との画像情報をマトリックス上に設けられた 液晶角 ELL 層叉は ELL 層帯のドット状表示策子で表 示して面像を将ようとするものであり。 CRT 化比 べはるかに存載の表示装置が実現できる。

第4回に単位函数回路を示す。トランジスタ08 のグートをアドレス電圧 V (Xi)によりスイッチン グし、ソースに 提続されたデータ 低圧 V (YJ)を寄 顔容量 Callaに音き込む。ゲートをオフするととに より画像情報は蓄積容量に保持され、所定のフレ ーム時間保持される。との画像低圧により液晶や ル的が彫動され画像情報を表示する。端子堪EVe

は液晶セルの対向は硬のな圧である。磁源回路の 動作において。ゲート・ドレイン関の浮遊容量 Cad Oidの存在により、蓄積容量への審さ込み物圧 Vs の低下 AVa が生ずる。ゲートのオン戦圧が VG, オフ製圧が O のときの AVa の値は

$$\triangle V_3 = \frac{Cgd}{Cs + Cgd} \cdot VQ$$

となり、Cedの値により変化し、画家回路の弱動 条件が変化し、回路設計を困難にする。

(3)

生じてもチャンネル長及びソース・ドレイン間の はなりが変化しない構造の薄膜電料効果トランジ スタを行るものである。

(発明の効果)

本発明によれば、パターンでれを生じても、チャンネル長及びソース・トレイン間の重なりが変化しないため、四路定数を一定にでき、画米週路及び脳軸回路の設計が容易な準度電界効果トランジスタを得るものである。

(発明の共臨例)

集 1 図に本髪明の製造例を示す。 Me 1000 Å をスパッターにより応報(ゲートMを形成する。ゲート絶経膜として 8102 をブラズマ CVD で 2000 Å 機械し、次にアモルファスシリコン(n+n-Si)をそれぞれ 8000 Å . 500 Å 権 積 する。アモルファスシリコン24を CDB でエッチングした 後に Mo を 500 Å . A& を 1 mm をスパッター 及び満により単独し、ソース・ドレイン選種を形成する。ソース・ドレイン選種で、2000 で マスクとして

生じている。

使品ディスプレイは、従来のIC,LSCと異なり 大両視で用いられるため、基板ガラスの熱影像、マスタベターンの変換差等のパメーン調整が移動に生ずるためパターン合わせがより国際であり終 5 図的のようなパターンずれが容易に発生する。 このようなパターンずれにより、誠業容量への資 き込み取使しトランジスタの DN電流)の減少、ゲート・ドレイン間の浮遊容量 Cs4 の増大が生じ、 回路の駆動集件を変化させ、正しい間隔熱作を開 難にする。この問題は、画業国際及び駆動回路の 数針を困難にする。

(発明の目的)

本発明は上記の点に表み、パクーンずれが生じてもトランジスタの ON 無値、ゲート・ドレイン 関の存並容量が変化しない構造を有する事故能外 効果トランジスタを選供するものである。

(発明の観要)

グート及びソース・ドレイン単種の間の位置関係を一定の形とするととれより、バターンずれな

(4)

n+a-Siをエッチングする。第1座のように、ソース及びドレインを同一個で平行に形成し、ゲートを同一級でソース及びドレインに垂直にパターン形成することによう、ゲート及びソース・ドレイン電弧のたて方向、体方向の 2mamのずれが生じても同一の TPT 特性が得られた。

尚、ゲート方向のみにパターンでれが生する場合には終る図に示すようにゲート方向のみにパターン余袖をもたせた構造とすれば良い。父、ソース方向のみにパターンずれが生ずる場合には崩る図に示すようにソース方向のみにパターン余裕をもたせた構造とすれば良い。即ち、ゲート方向及びソース方向のパターン余裕はそれぞれの方向の合せ当差視度の値とすれば良い。

尚、時限トランジスタに用いられる半点体はアモルファスシリコンに設定されず、ポリンリコン、CdSe,Te 等でも良い。又、ゲート的が続け SiO2 に限らず、SiaN4,Ta2Os,Al2Os でも良いし、城極は Al,Mo に殴らず然い世机率の材料であれば何でも良い。

(G)


特問唱61-108171(3)

4. 図面の簡単な説明


第1 図は本題発明の策しの実施例を示す図、第2 図及び第3 図は数2 及び第3 の実施例を示す図、第4 図及び第6 図は従来例を示す図である。

21 … ゲート、22 … ソース、23 … ドレイン。 24 … ブモルファスシリコン。

代理人弁護士 剛 近 媛 佑 (はかし名) 第1図



野 2 図



(7)

